摘要：伴随着数字信号的迅速发展，数字信号处理技术在各个领域都有所应用。而采样保持电路的性能决定了整个A/D转换器的性能。本文基于TSMC0.18umCMOS工艺，设计了一种运用于ADC采样保持电路的折叠式共源共栅放大器。实现了低功耗，高精度运算放大器的功能，达到主运放的环路增益带宽为 95MHz，直流增益为A =93.4dB，相位裕度为 50°的指标。

关键词：采样保持电路，运算放大器，低功耗

目录

摘要

Abstract

1  前言-4

1.1  采样保持电路设计概要-4

1.2  采样保持电路在国内外的发展-5

1.3  选题的意义-5

1.4  研究的主要内容-5

2  采样保持电路的分析-5

2.1采样保持电路简介-5

2.1.1 采样保持电路原理-5

2.1.2 采样保持电路的性质及要求-6

2.2 本章小结-9

3  采样保持电路模块-9

3.1  运算放大器的概述-10

3.1.1  运算放大器的性能参数-10

3.1.2  运算放大器的分类-11

3.1.3  运算放大器的性能分析-12

3.1.4  全差分放大器的选取-13

3.2  本章小结-14

4  Cadence技术仿真部分-14

4.1  采样保持放大器的设计-16

4.2  采样保持放大器的仿真-18

结  论-19

参 考 文 献-20

致 谢-21