摘要：误码仪是在通信系统的性能测试以及故障诊断中必不可少的设备，它用于对通信系统的可靠性检测中，是检验数据传输质量的重要手段。传统的误码仪基于CPLD工作，结构复杂，价格昂贵，而且不方便携带，随着现代EDA设计技术的进步，越来越多的功能将由硬件设计师集中在单芯片上实现。文章分析了误码仪系统需求，提出采用FPGA来完成误码仪测试模块一体化设计，提高了系统功能扩展性和系统的集成度，使得各个功能模块均可得到详细至逻辑门级的设计和改动。本设计研究了传统误码仪的工作原理与结构，并利用VHDL语言在FPGA芯片上模拟实现了绝大部分的传统误码仪的功能。

关键字: 误码仪; FPGA; 伪随机序列码; VHDL

目录

摘要

Abstract

1、绪论-1

1.1引言-1

1.2课题背景与意义-1

1.3课题研制任务-3

2、误码仪的设计与实现-3

2.1 总体设计方案-3

2.2 误码仪硬件电路的设计与实现-4

2.2.1 FPGA 电路的设计-4

2.2.2 硬件原理-6

2.2.3 误码仪的控制及串口通信电路-8

2.3 误码仪的程序设计-10

2.3.1 发射端的信号发生设计-10

2.3.2 接收端的信号检测误码测试设计-11

2.3.3 FPGA 与单片机的通信的设计-13

2.3.4 单片机与PC 机上的程序设计-14

3、误码仪的测试和结果分析-16

3.1 软件级仿真-16

3.2 硬件的测试-17

3.3 误码仪测试小结-20

4、全文工作总结与展望-20

4.1全文工作总结-20

4.2 展望-21

参考文献-22

致谢-23