摘要:数字信号解调技术在数字信号处理领域一向都扮演着举足轻重的角色。现有的数字信号解调器实现方式：单片通用集成电路，这种方法字长和阶数都无法进行改变，达不到需求标准； DSP处理器，但其在实时、高速场合会受到限制；而现场可编程门阵列（FPGA）拥有灵活的可配置特性，并且在处理并行性以及速度方面的问题时性能很优秀。

本课题采取一种自行开发FPGA并结合DSP Builder技术的方式来实现解调器设计，把系统分为：乘法器部分、移位相加部分、输出相加部分、还有截位输出部分这四个构成部分。完成了16阶自适应FIR滤波器的模型建立，并实现了模型、RTL仿真和逻辑综合。

测试结果表明：采用DSP Builder方法设计解调器简单易行，可缩短设计进程，设计出的解调器的性能稳定可靠，达到了预期目标。该方法操作简单，可行性好，可达到设计所需要求。

关键词：现场可编程门阵列；解调器；DSP Builder；滤波器

目录

摘要

Abstract

1 绪论-1

1.1课题研究的背景和意义-1

1.2 国内外发展现状-1

1.3 课题的主要内容-2

2 数字解调器概述-4

2.1 数字滤波器理论-4

2.2 数字滤波器结构-5

2.3 数字滤波器算法-6

3系统总体设计-9

4基于DSP Builder的滤波器的实现-10

4.1滤波器模型总体构建-10

4.2滤波器子模型构建-13

4.3滤波器内部算法的实现-15

4.4影响滤波效果的相关系数分析-17

5结果仿真以及综合-19

5.1 模型仿真-19

5.2 RTL仿真-25

5.3 逻辑综合-26

结    论-28

参 考 文 献-29

附录A 解调器整体设计图-30

致    谢-31