摘要：近几年来，随着大数据，5G时代的快速到来，集成电路的发展极为迅速，在单晶硅片上的集成化程度越来越高，CMOS器件的技术也越发成熟，晶体管的尺寸不断缩进，从而也导致了它的漏电流升高、功耗增大，削弱了栅极的调控能力。这样的器件结构缺陷，使得传统的CMOS器件难以再跟上现代化技术蓬勃发展的步伐，FinFET（鳍式场效应晶体管）器件可以在尺寸结构优于传统晶体管的基础上，很好的解决了电流和功耗的问题，除此之外，还能通过FinFET器件的多栅结构有效的抑制短沟道效应，从而提高电路的性能。

本论文采用FinFET技术来对全加器进行设计分析，在Cadence软件中使用ASAP 7 PDK的工艺库绘制全加器的前端电路，而后在Hspice仿真软件中查看其输出波形，与传统的45nm的CMOS晶体管搭建的全加器进行性能对比，从而发现基于FinFET 技术的全加器拥有更低的功耗，更快的速度 ，非常符合集成电路未来的发展方向。而在版图设计方面，因引进了FinFET技术，在排版布线时变得更为复杂，同时也给工艺制造方面造成了一定的难度。

关键词：全加器　FinFET  CMOS晶体管

目录

摘要

ABSTRACT

1.绪论-5

1.1研究背景-5

1.2研究内容和论文结构-6

2.FinFET技术介绍-7

2.1传统的CMOS晶体管-7

2.1.1 CMOS晶体管的工艺制造难题-8

2.1.2 CMOS晶体管面临的问题-9

2.2 FinFET晶体管-10

2.2.1 FinFET 器件的结构-10

2.2.2 FinFET器件的分类-11

2.2.3 FinFET器件工艺-11

2.2.4 FinFET 器件的发展-12

2.3本章小结-12

3. 全加器-13

3.1 全加器的介绍-13

3.2全加器的比较-14

3.3本章小结-17

4.全加器电路设计与仿真-18

4.1 引言-18

4.2 ASAP 7 PDK-18

4.3 Cadence简介-19

4.4  Hspice-19

5. FinFET全加器电路设计仿真-20

5.1 实验步骤-20

5.2全加器设计-21

5.3测试数据对比-23

5.4版图设计-25

5.5本章小结-26

6.结论与展望-27

6.1 工作总结-27

6.2工作展望-28

致谢-29