摘    要：该车牌识别系统采用基于IP核复用技术的方法在FPGA平台上实现了SoC系统设计，利用流式硬件加速器和软硬协同交互机制来实现系统的运作，最终完成了高速度、高准确率的车牌字符识别任务。在200张车牌的测试实验中，系统识别速度可达每秒30帧，识别准确率高达100%。

Cortex-M3处理器IP核是该片上系统的核心部分，处理器通过AXI总线上的AXI GPIO IP核与LED灯、按键和拨码开关等外设进行连接，通过控制总线上的寄存器模拟SPI时序驱动LCD显示屏来完成人机交互界面设计。自主编写了DMA模块来完成大量图像数据的传输工作。流式硬件加速器模块对车牌识别的图像采集、图像预处理和车牌识别的流程进行加速。构建了协处理控制模块，其内部的状态机根据Cortex-M3配置的寄存器对应表示的五种自定义加速流处理指令来实现对DMA、硬件加速器等模块的控制，再将加速指令封装为C语言函数以供Cortex-M3调用，硬件加速函数部分参数可调，实现软硬件协同设计，使加速器再发挥硬件的高效性优势的同时，又保持了软件的灵活特性。

关键词：Cortex-M3核；车牌识别；片上系统；硬件加速

目   录

摘   要

ABSTRACT

第一章  绪论-1

1.1 课题背景及研究价值-1

1.2 研究思路和体系框架-2

第二章  相关技术概述-4

2.1 Nexys A7-100T开发板-4

2.2 Arm Cortex-M3处理器-4

2.3 SoC-4

2.4 DMA-5

2.5 AXI4总线协议-5

2.6 SPI通信协议-6

2.7 本章小结-7

第三章  系统概述-8

3.1 硬件设计简述-8

3.1.1 硬件系统结构-8

3.1.2 时钟域-9

3.2 软件设计简述-9

3.2.1 识别算法流程-9

3.2.2 硬件加速器算法流程-9

3.2.3 乒乓缓冲设计-10

3.3 开发验证流程简述-11

3.4 本章小结-11

第四章  系统设计-12

4.1 基本SoC搭建-12

4.1.1 板载GPIO连接-12

4.1.2 DDR2存储挂载-12

4.1.3 SPI与LCD驱动-13

4.1.4 SWD调试与UART打印-15

4.2 硬件加速设计-18

4.2.1 图像帧捕获设计-18

4.2.2 识别算法-21

4.2.3 识别算法RTL实现-25

4.2.4 硬件加速函数调用-29

4.3 本章小结-30

第五章  验证与性能分析-31

5.1 实物验证-31

5.1.1验证平台-31

5.1.2程序固化-31

5.1.3上电测试-32

5.2 性能分析-33

5.2.1车牌识别速度及正确率-33

5.2.2系统资源消耗-33

5.3 本章小结-34

第六章  总结-35

6.1 核心任务与创新点-35

6.2 探索与尝试-36

6.3 反思与展望-36

成  果-37

参考文献-38

致  谢-40

附  录-41