摘要：随着电子通信技术迅猛发展，信号传输速率提高的同时高速电路的应用也迅速增多，高速芯片和器件也随之被广泛使用。更多的大规模、超大规模的集成电路被应用到电路系统中。由于发展迅速，使得芯片集成规模的制作越来越大、体积变小、引脚增多、速度提高，极大增加了高速数字电路设计技术的复杂度。信号完整性问题变得越来越突出，在设计行业领域的关注度也不断增加，成为高速PCB设计必须关注的问题。高速信号在传输线上的传输质量就是信号完整性，良好的信号完整性对高速信号有一定要求，要在经过传输后能够有正确的时序和电压输出。若不能正确的做出响应，便会产生信号完整性问题，所以如何处理高速信号问题便成为了设计的关键因素。

本次论文将高速PCB设计中如何提高和改善信号完整性问题作为研究方向。影响信号完整性问题存在着诸多因素，在此选择常见的串扰和反射问题进行理论说明，对其产生原因及原理进行详细分析，同时提出相应解决方案以及调整优化电路。其中，对所涉及到的其他理论知识也会进行简述，例如高速电路定义、SI定义、耦合电路、PCB制作流程等。最后利用实例讨论关于信号完整性分析的高速PCB设计方法，对设计存在的信号完整性问题进行分析，以串扰和反射为主做出详细说明，并对电路进行调整和改善。

关键词：信号完整性  高速PCB  反射  串扰

目录

摘要

Abstract

1引言 5

1.1  课题研究主要思路及结构安排 -5

1.2  高速数字电路的定义 -5

1.3  信号完整性的定义 -5

2高速PCB信号完整性的串扰分析 6

2.1  串扰形成原因 -6

2.1.1  耦合线的等效电路模型 -6

2.1.2  容性耦合 -7

2.1.3  感性耦合 -9

2.1.4  容性耦合和感性耦合的合成效应 -11

2.2  减小串扰解决方案 -11

3  高速PCB信号完整性的反射分析 12

3.1  反射形成原因 -12

3.2  消除反射的解决方案 -14

3.2.1  单端端接技术 -14

3.2.2  多负载端接技术 -18

4  基于U盘PCB设计的信号完整性分析 -20

4.1  基于SI分析的高速PCB设计方法 20

4.1.1  U盘系统设计 20

4.1.2  设计前准备 -21

4.1.3  布线前仿真 -22

4.1.4  布线后仿真 -22

4.2  串扰仿真分析 -23

4.3  反射仿真分析 -25

结论 29

致谢 29

参考文献 30