摘要:FIFO芯片在高速数据采集、数据处理、数据传输以及多机系统中应用越来越广泛。随着FPGA技术的发展，FPGA具有低功耗、在线可编程、开发周期短、开发成本低等特性，使得利用其实现高可靠性、高速的异步FIFO存储器成为可能。

本毕业设计实现了一种基于FPGA的FIFO寄存器，FIFO寄存器是一个先入先出的双口缓冲器,它是系统中的缓冲环节。系统采用Vivado软件，在Artix-7系列的BASYS3开发板的基础上，使用Verilog HDL语言编写程序，设计了一个RAM深度为64 bit，数据宽度为8 bit的寄存器，并实现了计数模块、同步模块、存储模块以及空/满标志计数模块。

关键词：异步FIFO；亚稳态；同步化；仿真

目录

摘要

Abstract

第一章  绪论-1

1.1FPGA的概述-1

1.2异步FIFO的概述-1

1.2.1概念-1

1.2.2应用领域-1

1.3国内外研究的现况及存在的问题-1

1.3.1研究现状-1

1.3.2存在问题-2

1.4 本文的研究成果及内容安排-2

第二章  异步FIFO的设计及其工作原理-3

2.1设计要求-3

2.2异步FIFO基本原理-3

2.3异步FIFO设计中遇到的问题-4

2.3.1异步FIFO设计过程的分析-4

2.3.2空满状态的判断-5

2.4异步FIFO验证方案-5

2.4.1写操作功能的验证-5

2.4.2读操作功能的验证-6

2.4.3异步FIFO寄存器整体功能的验证-6

第三章  模块的设计及实现的情况-7

3.1计数模块-7

3.2同步模块-7

3.3空满标志产生模块-8

3.3存储模块-10

第四章  时序仿真-11

4.1 模块整合-11

4.2 时序仿真及其功能测试-11

4.2.1 复位功能软件仿真与测试-11

4.2.2 写操作功能时序仿真与测试-12

4.2.3 读操作功能时序仿真与测试-12

4.2.4 异步FIFO寄存器整体功能设计的软件仿真与测试-13

4.2.5 时序仿真结果总结-14

结束语-15

致  谢-16

参考文献-17

附录A  同步模块Verilog设计程序-18

附录B  存储模块程序-19

附录C  读指针控制模块-20

附录D  写指针控制模块-22

附录E  顶层模块-24